自主可控 · 车规级硬实时微内核

新一代智能车辆计算平台
J9底层引擎

面向跨域融合与中央计算电子电气架构打造的自主可控J9。提供高实时、高安全、确定性调度内核,无缝向下屏蔽多构架异构芯片差异,向上提供统一标准 SOA 软件总线与敏捷迭代中间件,全面赋能高阶智驾与多屏数字座舱系统量产演进。

kernel_scheduler.rs (Deterministic RTOS)
// J9 微内核任务分发调度
use auto_os::core::{MicroKernel, AsilDLevel};
use auto_os::ipc::;

fn init_chassis_domain() -> Result<(), OSErr> {
  let mut kernel = MicroKernel::bind_core(0x01);
  kernel.set_safety_policy(AsilDLevel::Highest);
  let channel = DeterministicChannel::alloc(1024);
  channel.set_latency_threshold_ns(1800);
  // 激活车控域与智驾跨域确定性服务总线
  kernel.spawn_realtime_task(channel);
  Ok(())
}
应用与服务层 (Application & Cloud SOA)
智驾决策算法 / 座舱应用生态 / 云端OTA全生命周期协同
统一车用中间件层 (Standardized Middleware)
AUTOSAR AP/CP / 跨域DDS高吞吐通信 / 确定性通信协议栈
系统功能运行时 (System Services & Hypervisor)
Type-1车规级虚拟化底座 / 硬件健康自诊断 / 动态安全域隔离
车规高实时微内核 (Microkernel Engine)
零内存碎片安全分配 / 纳秒级中断响应 / 全内存空间隔离

全域融合的J9软件堆栈

打破传统分布式ECU功能壁垒,J9面向中央计算与区域控制架构而生,实现了硬件芯片、底层内核、中间件协议与高层应用软件的纵向分层解耦。主机厂与系统方案商仅需专注算法与人机交互升级,底座系统为整车各域控制单元提供永不中断、安全稳固的计算保障。

01
软硬件深度解耦能力

标准化BSP适配机制,兼容主流ARM、RISC-V及异构SoC车规大算力主控芯片。

02
高可靠跨域虚拟化技术

车规级微内核Hypervisor同时承载Linux智能座舱、RTOS车控与智驾安全任务并发运行。

支撑量产前装的J9六大核心优势

针对汽车电子苛刻的物理运行环境,构建从微秒级任务切换到代码级形式化验证的完整工业级能力。

μs

确定性微秒级调度

专为底盘线控与智驾规划优化的优先权抢占机制,系统中断响应延迟控制在微秒级以内。

100%

自主产权纯净内核

底层核心代码无外部开源依赖,全量代码经过数学级形式化验证,避免知识产权风险与合规盲区。

SOA

跨域高通量软件总线

内置零拷贝跨进程IPC通信管道,支持多域高速总线数据交互,吞吐带宽突破数十Gbps。

OTA

差分双备份安全升级

支持模块化A/B分区无感静默更新,即使在升级过程中遭遇意外断电,系统依旧保障秒级回滚与自愈。

ISO

ASIL-D安全隔离屏障

通过MMU物理空间内存隔离与硬件故障看门狗,确保单点软件异常不扩散至关键车控安全域。

SDK

全栈开发与标定工具链

提供全生命周期的IDE集成开发环境、总线仿真器与性能追踪Trace工具,极大提速整车联调进度。

模块化J9软件组件方案

覆盖整车电子电气全场景,提供高适配度、开箱即用的模块化系统栈。

智能座舱J9界面展示
COCKPIT OS

智能座舱J9

面向多屏多核交互场景,集成高流畅度渲染引擎、多音区语音隔离与移动互联生态,提供高帧率仪表与中控顺畅体验。

3D图形引擎支持 座舱端云协同 冷启动<1.2秒
智能驾驶J9数据流转
PILOT RTOS

高阶智驾J9

面向高算力SoC平台与大模型车端部署设计,具备传感器高通量数据分发、确定性执行引擎与严苛故障降级保障能力。

DDS跨域通信 确定性算力流水线 零丢帧保障
车控安全微内核J9
CONTROL MICROKERNEL

车身与底盘车控操作系统

高确定性硬实时内核,支持经典AUTOSAR与自适应AUTOSAR规范,为主机厂电子动力与线控转向机构提供不妥协的安全基石。

ASIL-D最高级 AUTOSAR规范兼容 百微秒级中断

构筑J9的最高等级安全防线

汽车运行关乎乘员生命安全,系统全线通过全球权威机构的严苛认证,形成全链路合规闭环。

ASIL-D

ISO 26262 流程与产品双认证

国际最高功能安全级别,涵盖底层微内核设计、代码规范与故障注入测试验证。

SIL-4

IEC 61508 软件通用安全认证

严苛工业系统通用安全规范,保障核心组件在复杂工况下的系统行为可预期性。

ISO 21434

车辆网络安全工程认证

全生命周期的网络安全防御机制,抵御车联网远程注入攻击与车载接口非法访问。

ASPICE L3

汽车软件过程改进评估

代表行业顶尖的软件工程管理水准,保障从产品需求到规模化量产交付的一致性与高品质。

全域适用覆盖多元化车辆智能化场景

从高端智能乘用车到特定场景重卡无人作业车,J9以弹性配置底座赋能全行业。提高系统复用率,有效平抑整车软件研发成本。

01

乘用车高阶座舱与行泊一体

面向中高端智能电动汽车,在单颗大算力SoC芯片上实现智能座舱全场景渲染与轻量化行泊一体智驾算法的共存共生。系统提供硬隔离保护,座舱娱乐应用发生崩溃时不干扰任何智驾辅助模块。

电子后视镜 行泊一体 全景HUD 沉浸式多联屏
02

干线物流商用车线控底盘

满足重卡车队全天候长距离运营需求,在复杂路况与高负荷工况下为车身稳定性控制、电子动力分配及挂车制动协同提供纳秒级快速响应。具备故障自诊断与快速无感切机机制。

线控转向 电控空气悬架 挂车防侧翻 冗余控制器
03

矿区与港口封闭无人作业车

应对高粉尘、强震动、无卫星信号盲区的工业作业环境,提供支持车路协同V2X的高通量通信栈。精准调度多路激光雷达与毫米波雷达数据,实现厘米级精准路径规划与作业协同。

低延迟V2X 点云高通量处理 离线自动泊载 远程接管底座
主机厂整车量产研发工程师正在调试J9底座

缩短整车软件联调周期 35% 的工程实践

某一线车企基于本J9的虚拟化微内核架构,构建了旗下新一代高端纯电车型的中央计算平台。通过标准化的中间件接口与全栈工程仿真工具,将跨域电子电气架构的系统联调周期由传统的14个月压缩至9个月以内,实现软硬件并行迭代升级。

35%

研发周期缩减

100%

首发即达ASIL-D

10x

OTA频次承受力

2,000,000+
量产前装搭载车辆
经受全地域多种严苛气候路况检验
< 1.8μs
中断确定性调度延时
车身线控与底盘执行级高实时响应
0 级
单点致命故障容忍
具备动态健康侦测与秒级内存快照自愈
100%
自主知识产权内核
纯净底层代码无合规与断供风险

来自主机厂与 Tier 1 客户的工程反馈

在实际生产环境中验证系统的稳定性与敏捷度,赋能一线工程师专注核心业务算法。

“在多域融合架构转型过程中,中间件的数据通信瓶颈曾严重制约感知算法的发挥。这套J9的底层IPC零拷贝机制将多路高帧率点云数据传输延时降低到微秒级,为感知融合提供了扎实的底座支撑。”

张
张工 · 智驾系统总工程师

某头部新能源主机厂智能驾驶研究院

“通过微内核Hypervisor的安全物理内存隔离机制,我们在单颗SoC上同时稳定运行了Linux仪表中控系统和ASIL-D级别的线控底盘服务,不仅降低了域控制器的BOM成本,更极大简化了线束设计。”

李
李总监 · 电子电气架构部

国际主流汽车Tier 1系统解决方案商

“代码经过严密的数学级形式化验证,API设计对AUTOSAR开发者极为友好。配套提供的总线Trace调试工具链使我们在实车标定阶段少走许多弯路,系统从上车到整车首试仅耗时3个月。”

陈
陈工 · 车载基础软件首席架构师

商用车无人化前装工程研发中心

J9前沿技术演进与动态

探讨中央计算时代车载基础软件的发展风向,推动行业跨域通信标准化建设。

J9新型确定性调度算法论文发表
技术观察 · 2026

中央计算架构下微内核确定性调度的新型优化算法

深入剖析高并发场景下CPU核心亲和性与动态抢占机制的协同模型,进一步压缩跨域异构核间消息传递延时。

J9参与智能网联汽车标准研讨
行业标准 · 2026

联合参与下一代车用基础软件接口规范编写研讨

聚焦跨域SOA软件总线规范统一,推动国内外主流车载芯片BSP驱动层与车规中间件标准接口协议化互通。

J9大模型端侧推理加速中间件发布
版本迭代 · 2026

端侧多模态模型加速中间件发布,优化座舱交互

在保证底层车身安全实时性的前提下,实现对NPU芯片资源的毫秒级动态切分与弹性调度,赋能自然多模态座舱交互。

关于J9的核心技术解答

清晰解答主机厂选型、软件开发与车规合规审查阶段的核心技术疑惑。

J9的微内核架构与传统宏内核系统相比有何本质优势?
微内核架构仅将最核心的进程调度、内存分配和基本进程间通信保留在特权模式下运行,其余文件系统、网络协议及设备驱动均作为独立的用户态服务运行。这样设计的核心优势在于故障隔离性极强:单一驱动崩溃不会波及整个J9的运行,且代码精简便于进行严格的数学形式化验证,天生符合ASIL-D高安全等级认证要求。
系统对主流车规级计算芯片(如ARM Cortex-A与Cortex-R系列)的适配程度如何?
J9底层实现了硬件抽象层解耦,全面适配主流ARMv8/v9架构高性能处理器、RISC-V车规核以及多种主流国产车载算力芯片。针对智能座舱和自动驾驶领域常见的异构SoC(集成CPU+GPU+NPU+MCU),提供统一的设备树驱动模板和BSP协同适配方案,支持异构多核混合调度运行。
系统是否完全支持 AUTOSAR Adaptive 与 Classic 标准规范?
是的。车控安全微内核组件完全兼容AUTOSAR Classic Platform规范,可直接部署传统底盘与动力控制代码;针对高性能中央计算域,系统提供完整支持AUTOSAR Adaptive Platform的中间件运行时环境与诊断堆栈,使主机厂现有的上层算法资产能够平滑迁移部署。
整车OTA升级过程中如果发生异常断电,系统如何确保车辆不出现故障状态?
系统采用双分区(A/B槽位)镜像差分升级机制,所有更新数据先写入备用分区并通过加密校验算法确认完整性。激活新版本时采用原子化指针切换,若系统自检超时或检测到异常,引导加载程序将在数十毫秒内触发硬件级安全回滚,立即切换回主稳定分区,确保车辆随时处于安全可控状态。

加速新一代整车电子电气平台量产落地

申请J9开发者评估套件,即可获取完整的微内核系统镜像、车规仿真工具链及快速上手工程样例工程。我们的车载基础软件工程师团队将提供1对1工程级支持服务。

✔ 完整开发工具链免费评估
✔ 专属量产架构咨询
✔ 形式化验证报告开放